科研人员提出全低热预算“感存算一体化”单片三维集成原型芯片架构。

后摩尔时代，传统晶体管“几何微缩”进程趋缓，制约了高性能AI芯片的经济性与规模化发展。集成电路新范式通过3D堆叠多功能芯片，实现系统级延迟降低与集成密度提升。在边缘端，采用三维集成架构构建“感存算一体化”的低延时、高能效边缘芯片，已成为应对时延约束、功耗瓶颈等挑战的重要技术方向。

　　相关研究成果入选VLSI 2026（2026 IEEE Symposium on VLSI Technology）。

研究团队单位：微电子研究所