
并行自校准光卷积流处理器

作者：writer 来源：科学网

本文原地址：<https://www.iikx.com/news/progress/41254.html>

本文仅供学习交流之用，版权归原作者所有，请勿用于商业用途！

导读

随着 AI 算力不断攀升，数据中心对高速互连和高效计算的需求愈发迫切。北京邮电大学徐坤教授、徐兴元教授团队近期推出一项前沿成果——并行自校准光卷积流处理器，为高速光子计算提供全新方案。

该处理器结合基于微梳的波分复用技术，将光链路的传输并行度高效转化为计算并行度，实现传输-计算一体化光子计算流程。同时，创新的自校准机制将计算功能高效映射至芯片参数，突破光子计算架构在并行扩展和权重配置上的限制。处理器支持数百 GBaud 的信息流接入，峰值算力达到每秒 4 万亿次运算，刷新了集成光学卷积加速器的性能纪录。

该成果已发表于国际顶级期刊《Light: Science Applications》，论文题为 Microcomb-enabled parallel self-calibration optical convolution streaming processor。博士生王佳佳、徐兴元教授和朱晓田博士为共同第一作者，徐坤教授与徐兴元教授为共同通讯作者。

研究亮点

随着 AI 大模型等计算密集型应用快速发展，数据中心的数据量与计算能耗激增，高吞吐量、低能耗的传输与计算硬件成为迫切需求，微梳赋能的波分复用技术，可在单根光纤上实现上百个通道的并行传输，显著提升链路传输容量；与此同时，光子神经拟态计算硬件凭借其超高带宽、天然并行性及低能耗特性，可在光域直接执行卷积等计算任务，实现传输即计算，从而显著降低大规模 AI 工作负载下的能耗与延迟。

然而现有的光子计算架构面临三大挑战：

- 一. 波长并行扩展受架构制约：无法将波长维度的传输并行度高效转化为计算并行度，需依赖额外片上单元或复杂调度，增加了系统复杂性且受器件物理特性限制。
- 二. 超高速的数据加载：信息接入速率受信号同步或光子运算单元带宽限制。
- 三. 计算功能到芯片参数的映射机制：权重配置复杂或稳定性有待提升，计算功能难以高效映射到芯片参数上。

为应对上述挑战，研究团队提出一种新型光卷积流处理器，支持单通道数百 GBaud 高速光信息流

接入。通过将微梳生成的等间隔梳齿与处理器周期性干涉谱巧妙结合，该处理器可实现多路独立信息流的并行处理，进而将光链路的传输并行度高效转化为计算并行度。




图1：并行光卷积计算系统示意图，当光梳重频与周期性干涉谱的干涉周期对齐时，链路并行传输的信息流由光卷积流处理器处理后输出并行计算结果

与此同时，团队研发了卷积核权重自校准机制，实现卷积核的动态更新与在线维护。通过在片上引入参考路径，系统可实时捕获卷积核的幅度与相位信息。基于这些先验数据，自校准算法可将理想卷积核权重精确映射至芯片物理参数，从而实现计算功能的高效部署。




图2：卷积核权重自校准流程图

该研究通过实验展示了光学卷积流处理器在数据中心场景与复杂神经网络任务中的应用潜力。在 CIFAR-10 等数据集上的测试表明，基于该处理器构建的光电混合神经网络，其卷积推理分类准确率与电子硬件相当，为高带宽、低能耗AI加速架构研发提供了新方向。




图3：光卷积流处理器加速卷积神经网络

总结与展望

该研究提出的光卷积流处理器，通过提升单通道接入速率和多通道并行处理能力，展现了在 THz级超高带宽和数百 Gb/s 光互连系统中无缝集成的潜力，为未来的大规模、低延迟、高性能计算提供了有力支撑。未来可进一步扩大卷积核规模与通道并行度，并提升跨通道的一致性，以支撑更大规模光子计算网络的构建。（来源：LightScienceApplications微信公众号）

相关论文信息：<https://doi.org/10.1038/s41377-025-02093-5>

特别声明：本文转载仅仅是出于传播信息的需要，并不意味着代表本网站观点或证实其内容的真实性；如其他媒体、网站或个人从本网站转载使用，须保留本网站注明的“来源”，并自负版权等法律责任；作者如果不希望被转载或者联系转载稿费事宜，请与我们联系。

作者：徐坤等 来源：《光：科学与应用》

更多 科学进展 请访问 <https://www.iikx.com/news/progress/>

本文版权归原作者所有，请勿用于商业用途，[爱科学iikx.com](https://www.iikx.com)转发